UTK – Urządzenia peryferyjne i układy wejścia/wyjścia

Przyczyny stosowania układów wejścia i wyjścia:

  • Format informacji dostarczonej przez system jest różny od formatu informacji wykorzystywanej przez urządzenie peryferyjne
  • Parametry sygnałów w systemie, a urządzeniu peryferyjnym są różne
  • Występuje różnica szybkości transmisji informacji

Przykłady urządzeń peryferyjnych i ich interfejsów:

  • ATA/IDE/EIDE/SATA – Dysk twardy, Napęd CD-ROM, Stacja dyskietek ZIP
  • RS 232C – Modem, Mysz, 2 komputer
  • Karta graficzna (VGA/D-SUB/DVI/HDMI) – Monitor
  • Centronics/LPT – Drukarka, Skaner
  • Karta dżwiękowa (Jack, S/PDIF, Toslink) – Głośniki, Słuchawki
  • SCSI – Skaner, Dysk twardy, Streamer

UTK – Standardy magistrali rozszerzającej

ISA 8-bit

schemat złącza isa 8-bit

Industry Standard Architecture (ISA, standardowa architektura przemysłowa) – standard magistrali oraz złącza kart rozszerzeń dla komputerów osobistych, wprowadzona w wersji ośmiobitowej, w 1981 roku wraz z wprowadzeniem komputerów IBM PC obsługiwanych przez procesory z ośmiobitową zewnętrzną szyną danych Intel 8088.

  • Szerokość szyny danych: 8-bit
  • Szerokość szyny adresowej: 20-bit
  • Kompatybilna z: ISA 8-bit
  • Ilość styków: 62
  • Vcc: +5 V, -5 V, +12 V, -12 V
  • Częstotliwość taktowania zegara: 4,77 MHz
  • Brak obsługi Plug and Play

ISA 16-bit

schemat złącza isa 16-bit

Magistrala ISA została rozszerzona do standardu 16 bitowego w komputerach IBM PC/AT wyposażonych w procesor Intel 80286. Magistrala w wersji 16 bitowej była zgodna z 8 bitową, ale większa szybkość taktowania mogła powodować niepoprawność działania kart rozszerzeń.

  • Szerokość szyny danych: 16-bit
  • Szerokość szyny adresowej: 24-bit
  • Kompatybilna z: ISA 8-bit, ISA 16-bit
  • Ilość styków: 98 (62+36)
  • Vcc: +5 V, -5 V, +12 V, -12 V
  • Częstotliwość taktowania zegara: 8,33 MHz
  • Brak obsługi Plug and Play

Czytaj dalej UTK – Standardy magistrali rozszerzającej

UTK – Referat – Architektura i procesory RISC

RISC – Reduced Instruction Set Computers – komputer o zredukowanym zbiorze instrukcji, Jest to architektura mikroprocesorów, która została przedstawiona pod koniec lat 70. w teoretycznych pracach na uniwersytecie Berkeley oraz w wynikach badań Johna Cocke z Thomas J. Watson Research Center.

Procesory CISC charakteryzują się bardzo dużą liczbą obsługiwanych rozkazów, ale statystycznie tylko nieliczna ich część jest wykorzystywana w programach. Okazało się na przykład, że ponad 50% rozkazów w kodzie to zwykłe przypisania, tj. zapis zawartości rejestru do pamięci i odwrotnie. W architekturze RISC zredukowana liczba rozkazów do niezbędnego minimum. Ich liczba wynosi kilkadziesiąt, podczas gdy w procesorach CISC sięga setek. Urposzczono w ten sposób znacznie dekoder rozkazów.

W procesortach RISC zastosowano po raz pierwszy architekturę potokową. Umożliwiło to wykonywanie wielu rozkazów rozkazów w jednym cyklu zegara, przez podział cyklu wykonywania procesu na wiele faz. W jednym cyklu zegara można wykonać po 1 fazie dla każdego procesu.

Pierwszym procesorem zaprojektowanym w oparciu o architekturę RISC był RCA1802 wyprodukowany przez firmę RCA.

Czytaj dalej UTK – Referat – Architektura i procesory RISC