Aleksander Kurczyk – Strona 7 – zeszyt.kurczyk.xyz

UTK – Standardy magistrali rozszerzającej

ISA 8-bit

Industry Standard Architecture (ISA, standardowa architektura przemysłowa) – standard magistrali oraz złącza kart rozszerzeń dla komputerów osobistych, wprowadzona w wersji ośmiobitowej, w 1981 roku wraz z wprowadzeniem komputerów IBM PC obsługiwanych przez procesory z ośmiobitową zewnętrzną szyną danych Intel 8088.

Szerokość szyny danych: 8-bit
Szerokość szyny adresowej: 20-bit
Kompatybilna z: ISA 8-bit
Ilość styków: 62
Vcc: +5 V, -5 V, +12 V, -12 V
Częstotliwość taktowania zegara: 4,77 MHz
Brak obsługi Plug and Play

ISA 16-bit

Magistrala ISA została rozszerzona do standardu 16 bitowego w komputerach IBM PC/AT wyposażonych w procesor Intel 80286. Magistrala w wersji 16 bitowej była zgodna z 8 bitową, ale większa szybkość taktowania mogła powodować niepoprawność działania kart rozszerzeń.

Szerokość szyny danych: 16-bit
Szerokość szyny adresowej: 24-bit
Kompatybilna z: ISA 8-bit, ISA 16-bit
Ilość styków: 98 (62+36)
Vcc: +5 V, -5 V, +12 V, -12 V
Częstotliwość taktowania zegara: 8,33 MHz
Brak obsługi Plug and Play

Czytaj dalej UTK – Standardy magistrali rozszerzającej

UTK – Referat – Architektura i procesory RISC

RISC – Reduced Instruction Set Computers – komputer o zredukowanym zbiorze instrukcji, Jest to architektura mikroprocesorów, która została przedstawiona pod koniec lat 70. w teoretycznych pracach na uniwersytecie Berkeley oraz w wynikach badań Johna Cocke z Thomas J. Watson Research Center.

Procesory CISC charakteryzują się bardzo dużą liczbą obsługiwanych rozkazów, ale statystycznie tylko nieliczna ich część jest wykorzystywana w programach. Okazało się na przykład, że ponad 50% rozkazów w kodzie to zwykłe przypisania, tj. zapis zawartości rejestru do pamięci i odwrotnie. W architekturze RISC zredukowana liczba rozkazów do niezbędnego minimum. Ich liczba wynosi kilkadziesiąt, podczas gdy w procesorach CISC sięga setek. Urposzczono w ten sposób znacznie dekoder rozkazów.

W procesortach RISC zastosowano po raz pierwszy architekturę potokową. Umożliwiło to wykonywanie wielu rozkazów rozkazów w jednym cyklu zegara, przez podział cyklu wykonywania procesu na wiele faz. W jednym cyklu zegara można wykonać po 1 fazie dla każdego procesu.

Pierwszym procesorem zaprojektowanym w oparciu o architekturę RISC był RCA1802 wyprodukowany przez firmę RCA.

Czytaj dalej UTK – Referat – Architektura i procesory RISC

Specjalizacja – Znaczniki HTML

<!DOCTYPE> – definiuje wersja HTML, musi być na samym początku dokumentu, np. <!DOCTYPE html5>
<html> – informuje przeglądarkę że plik zawiera dokument HTML.
<body> – część dokumentu wyświetlana przez przeglądarkę
<h1> do <h6> – nagłówki
 – akapit
  – nowa linia
<hr> – linia pozioma
 – komentarz
,  – pogrubienie
 – pochylenie
 – wyróżnienie
<big> – większa czcionka
 – mniejsza czcionka
 – indeks dolny
 – indeks górny
<bdo dir="rtl"> – od prawej do lewej
<dfn> – definicja (CSS)
 – podkreślenie
<pre> – zachowanie odstępów i łamania wiersza (używany zazwyczaj z code)
<code> – kod
<tt> – czcionka o stałej szerokości
<kbd> – kod programu
<var> – zmienna

<samp> – kolejny kod
<plaintext>, <listing>, <xmp> – jak pre
<acronym title="abc"> – tytuł po najechaniu myszą
<address> – adres (CSS)
<blockquote>, <q> – cytat (CSS)

UTK – Płyta główna systemu ISA

ISA – Industry Standard Architecture

W skład podsystemu ISA wchodzą następujące układy:

układ przerwań zbudowany w oparciu o dwa sterowniki przerwań,
układ DMA zbudowany przy użyciu dwóch sterowników DMA,
sterownik klawiatury będący mikrokontrolerem,
zegar czasu rzeczywistego
układ trzech generatorów programowych,
gniazda magistrali rozszerzającej w systemie ISA.

Specjalizacja – Wstęp do języka HTML

HTML
HTML – Hyper Text Markup Language – hipertekstowy język znaczników wykorzystywany do tworzenia stron WWW. Dokument HTML ma postać pliku tekstowego o rozszerzeniu .htm (MS FrontPage) lub .html (reszta świata).

Edytory HTML
Dzielą się na tekstowe (lepsze) i graficzne (gorsze):

FrontPage
Pajęczek
HomeSite
Hotdog (mniam)

Ramy dokumentu

<html>
<head>
<title>Tytuł</title>
</head>
<body>
Treść
</body>
</html>

SOiSK – Obliczanie adresu podsieci i rozgłoszeniowego

Zamieniamy adres IP na podstać binarną

123.155.43.111
01111011.10011011.00101011.01101111

Zamieniamy maskę podsieci na postać binarną – jeżeli maska jest zapisana w postaci dziesiętno-kropkowej to w sposób przedstawiony w punkcie 1., jeżeli jest zapisana w postaci liczby 0-32 po / za adresem IP, zapisujemy tyle jedynek ile wynosi wartość po /, a resztę do 32 cyfr dopełniamy zerami.
```
/27
11111111.11111111.11111111.11100000
```
Obliczamy adres podsieci – zapisujemy adres IP i maskę podsieci w osobnych liniach i w trzeciej linii w miejscu jedynek z maski podsieci zapisujemy cyfry z adresu IP, a w miejscu zer, zera.
```
01111011.10011011.00101011.01101111
11111111.11111111.11111111.11100000
01111011.10011011.00101011.01100000
```

Obliczamy adres rozgłoszeniowy – podobnie jak w poprzednim punkcie, ale zamiast zer zapisujemy jedynki.

01111011.10011011.00101011.01101111
11111111.11111111.11111111.11100000
01111011.10011011.00101011.01111111

Zamieniamy z powrotem adresy na postać dzisiętno-kropkową

Adres podsieci:
01111011.10011011.00101011.01100000
123.155.43.96

Adres rozgłoszeniowy:
01111011.10011011.00101011.01111111
123.155.43.127

SOiSK – Maska podsieci

Maska podsieci służy do podziału sieci na podsieci.

Maski domyślne

Klasa	Binarnie	Dziesiętnie
`A`	`11111111.00000000.00000000.00000000`	`255.0.0.0`
`B`	`11111111.11111111.00000000.00000000`	`255.255.0.0`
`C`	`11111111.11111111.11111111.00000000`	`255.255.255.0`

Przykłady dla klasy C

Dziseiętnie	Binarnie	Ilość podsieci	Ilość hostów	Notacja CIDR
`255.255.255.0`	`11111111.11111111.11111111.00000000`	`1`	`254`	`/24`
`255.255.255.128`	`11111111.11111111.11111111.10000000`	`2`	`126`	`/25`
`255.255.255.192`	`11111111.11111111.11111111.11000000`	`4`	`62`	`/26`
`255.255.255.224`	`11111111.11111111.11111111.11100000`	`8`	`30`	`/27`
`255.255.255.240`	`11111111.11111111.11111111.11110000`	`16`	`14`	`/28`
`255.255.255.248`	`11111111.11111111.11111111.11111000`	`32`	`6`	`/29`
`255.255.255.252`	`11111111.11111111.11111111.11111100`	`64`	`2`	`/30`
`255.255.255.254`	`11111111.11111111.11111111.11111110`	`128`	`1`	`/31`

UTK – Własności procesora Pentium

Intel Pentium – 80586 – i586

Częstotliwości taktowania pierwszych modeli – 60 Mhz i 66 Mhz

64-bitowa magistrala danych i 32-bitowa magistrala adresowa (w Pentium 4, 36-bitowa magistrala adresowa).

Praca w trzech trybach:

Tryb rzeczywisty – nie obsługuje wielozadaniowości, nie zapewnia ochrony pamięci przed użyciem tego samego adresu przez inny proces, pracowały w nim programy po DOS-em, ograniczenie do 1MB pamięci
Tryb chroniony (od 80286) – wielozadaniowość, ochrona pamięci (dzięki jednostce zarządzania pamięcią – MMU), obsługiwany przez WIndows 3.0+, umożliwia zaadresowanie do 4GB pamięci
Tryb wirtualny 8086 – wirtualny tryb rzeczywisty w trybie chronionym, umożliwiający uruchomienie aplikacji napisanych dla procesora 8086.

Sprzętowe mechanizmy ułatwiające projektowanie systemów operacyjnych:

Pamięć wirtualna
Praca wielozadaniowa
Ochrona zasobów

Superskalarność – praca potokowa – wykonywanie kilku instrukcji w pojedynczym cyklu zegara. Kradzione z RISC-a. Praca potokowa jest możliwa dzięki zastosowaniu kilku jednostek wykonawczych. Pentium posiadał 2 potoki – U (wszystkie instrukcje) i V (najprostsze instrukcje).

Segmentacja i stronicowanie pamięci:

Segmentacja – każdy proces uruchomiony w trybie chronionym otrzymuje swoją własną przestrzeń adresową i nie ma dostępu do przestrzeni adresowej systemu, ani innych procesów.
Stronicowanie – Umożliwia zaadresowanie większej ilości pamięci niż magistrala adresowa, przez zastosowanie stron. Wymyślona przez Jacka Karpińskiego.

Jednostka zmiennoprzecinkowa pracująca w trybie potokowym

2 oddzielne cache – dla danych i dla kodu programów

Możliwość współpracy z pamięcią cache L2

UTK – Procesory z rodziny x86

Intel

Intel 8086
Intel 286
Intel 386 sx/dx
Intel 486 sx/dx
Intel Pentium
Intel Pentium II
Intel Celeron
Intel Pentium III
Intel Pentium 4
Intel Pentium D
Intel Pentium Dual Core
Intel Celeron Dual Core
Intel Core Solo
Intel Core Duo
Intel Core 2 Duo
Intel Core 2 Quad
Intel i3
Intel i5
Intel i7
Intel Xeon
Intel Itanium
Intel Atom

AMD

AMD k5
AMD k6
AMD k6-2
AMD Athlon
AMD Duron
AMD Sempron
AMD Phenom
AMD FX
AMD APU
AMD Opteron
AMD Turion

Specjalizacja – Formy ograniczeń

Trialware – rodzaj licencji na programy komputerowe polegający na tym, że można go używać przez z góry ustalony czas (od 7 do 90 dni). Programy na tej licencji są w pełni funkcjonalne. Po upływie ustalonego czasu, jedyną rzeczą, na którą pozwoli program to rejestracja albo usunięcie z dysku twardego.

Demo – celowo zubożona przez autorów wersja programu, która jest udostępniana za darmo (np. poprzez internet).

Adware – oprogramowanie, za którego użytkowanie jego autor nie pobiera opłaty. Zamiast tego program wyświetla banery reklamowe. Wiele programów sprzedawanych na licencji shareware, które niegdyś po wygaśnięciu okresu testowego przestawały dzialać przekształcanych jest w produkty typu adware. Adware często zachowuje opcje kupienia programu i pozbycia się reklam, które pobierane z internetu obniżają szybkość połączenia, a także niejednokrotnie zaburzają działanie systemu operacyjnego.

Postcardware – rodzaj licencji oprogramowania wywodzący się od Freeware i Shareware. Używany przez autorów, którzy udostępniają swoje programy za darmo: w zamian za to oczekują, że użytkownik przyśle im kartkę pocztową (najczęściej z miejscowości, w której mieszka). Wymóg ten bywa mniej lub bardziej kategoryczny w zależności od konkretnej licencji. Niektóre uzależniają od tego legalność używania programu, inne pozostawiają to dobrej woli użytkownika jako sposób na wyrażenie wdzięczności autorowi.